매그나칩, 고성능 혼성신호 애플리케이션용 Zero Layer Triple Voltage CMOS 공정기술 개발
아날로그 및 혼성신호 반도체 전문기업인 매그나칩반도체(NYSE: MX)는 고성능 혼성신호 애플리케이션에 쓰이는 삼중 전압 CMOS(Triple Voltage CMOS) 공정기술을 개발했다고 밝혔다.
이번에 개발한 삼중 전압 CMOS 공정기술은 고전압 소자를 표준 이중전압 소자와 통합시키는 기술로, 표준형 1.8/5V 및 1.8/3.3V CMOS 공정에 적용 가능하도록 Zero Layer CMOS 트랜지스터 형태로 설계됐다.
17V의 파괴 전압(Breakdown Voltage), 7V의 게이트 전압(Gate Voltage)과 10V의 드레인 전압(Drain Voltage)을 지닌 Zero Layer CMOS 트랜지스터는 기존의 표준 CMOS 공정과 100% 호환됨에 따라, 공정 변경 및 추가가 불필요한 장점을 지니고 있다. 아울러, 빠른 스위칭 응답을 보이는 LDMOS 및 EDMOS 기능도 함께 갖추고 있어, 기존 고전압 트랜지스터 대비 온저항(On-resistance)이 낮은 점이 특징이다.
특히, 낮은 온저항 및 높은 파괴 전압(Breakdown Voltage)은 칩 통합이 필요한 고성능 혼성신호 애플리케이션의 소자 설계에 큰 이점을 제공한다.
매그나칩 이태종 전무는 “삼중 게이트 산화물(Triple Gate Oxide), 초저소음(Ultra Low Noise) 공정 등 매그나칩의 기존 혼성신호 공정을 기반 삼아 고객 수요가 크게 늘고 있는 Zero Layer CMOS 공정기술을 신규 개발하게 됐다”며, “향후 혼성신호 분야에서 앞선 공정기술을 지속적으로 개발할 계획이다”라고 말했다.
